RTL Design Engineer/Researcher
В архиве с 20 сентября 2018
Требуемый опыт работы: 3–6 лет
Полная занятость, полный день
Минск, Немига, улица Немига, 5
Вакансия в архиве
Работодатель, вероятно, уже нашел нужного кандидата и больше не принимает отклики на эту вакансию
Похожие вакансии
Опыт от 3 до 6 лет
Можно из дома
Work on new features and bug fixes in the Scrum team. Take responsibility for the full software development life-cycle...
Experience as a Middle/Senior Software Engineer. Deep knowledge of Go programming language. 2+ years of production experience in...
Опыт от 1 года до 3 лет
Откликнитесь среди первых
Доработка, тестирование и поддержка программного обеспечения входящего в АБИС (автоматизированная библиотечная информационная система на FoxPro), оформление технической документации, настройка и...
Высшее профильное образование, наличие опыта в разработке программного обеспечения, опыт разработки и оптимизации SQL-запросов (СУБД FoxPro, MySQL); приветствуются знания...
Опыт от 1 года до 3 лет
Программирование на платформе 1С:8.3 (управляемые формы; Taxi). Доработка конфигурации Управление торговлей 3.1 (11); адаптация для обслуживания...
Опыт работы в программировании 1С:8.3 от 1 года. Опыт работы с управляемыми формами. Понимание клиент-серверной архитектуры.
Опыт от 3 до 6 лет
Участие в проработке DFT flow для SoC. Проработка DFT (Scan Insertion, PMBIST, Boundary Scan) архитектуры, как на уровне отдельных блоков...
Опыт в разработке DFT-структур ИС от 3 лет. Опыт создания тестовых паттернов для производственной отбраковки (BSCAN, SCAN, MBIST).
Опыт от 3 до 6 лет
Разработка и интеграция сложных функциональных модулей для ASIC. Подготовка необходимых вспомогательных блоков, таких как AXI Data Width Converter, AXI CDC...
Опыт разработки RTL для ASIC от 3 лет. Отличное знание Verilog/System Verilog. Опыт использования RTL симулятора от 3 лет...
Опыт от 1 года до 3 лет
Откликнитесь среди первых
Разработкой и верификацией сложных функциональных модулей для ASIC на Verilog.
Опыт разработки и верификации RTL для ASIC от 3 лет. Отличное знание Verilog/System Verilog. Опыт использования RTL симулятора от...
Работодатель сейчас онлайн
Минск, Немига, улица Немига, 5