Data engineer
В архиве с 30 января 2021
Требуемый опыт работы: не требуется
Полная занятость, полный день
Вакансия в архиве
Работодатель, вероятно, уже нашел нужного кандидата и больше не принимает отклики на эту вакансию
Похожие вакансии
Опыт от 1 года до 3 лет
Проектирование, разработка и поддержка конвейеров данных и хранилищ.
Опыт работы с Airflow / Spark / ClickHouse / Redshift / BigQuery. Опыт работы с SQL и Python. Опыт работы с Agile методологиями.
Опыт от 1 года до 3 лет
проводить анализ и проектирование пакетов отчетности, включая разработку алгоритмов сдачи отчетности. - осуществлять разработку отчетных периодов и необходимых компонентов, включая метаструктуры...
Чек-лист знаний и умений, которые пригодятся на этой вакансии: - опыт работы с C#, LINQ, SQL, уверенное понимание алгоритмов и...
Инженер-программист
2 400 – 2 540 BrБез опыта
Взаимодействие с командами разработки по вопросам внедрения 1С: ERP. Проектная деятельность (внедрение новых продуктов автоматизации). Автоматизация различных бизнес-процессов...
Высшее профессиональное (математическое, инженерно-математическое, экономическое) образование. Уверенное знание платформы 1С.8 (запросы, механизмы обмена данными, управляемые формы, СКД).
Опыт от 1 года до 3 лет
Отклик без резюмеОткликнитесь среди первых
Разработка программного обеспечения для микроконтроллеров. Отладка, оптимизация кода, пусконаладка. Взаимодействие со схемотехники по вопросам схемотехнических решений. Поддержка и доработка существующих...
Опыт работы от 1 года. Знание и практический опыт применения С и С++. Опыт работы с микроконтроллерами на ядрах Cortex...
Минск, Парк Челюскинцев
Опыт от 1 года до 3 лет
Разработка цифровых автоматов, контроллеров интерфейсов ввода/вывода, контроллеров микросхем (память, АЦП, микропроцессоры). Реализация алгоритмов цифровой обработки сигналов. Прием, передача и...
Опыт работы с ПЛИС Xilinx. Знание языков Verilog и /или VHDL. Навыки работы с Xilinx ISE, Xilinx Vivado.
Опыт от 1 года до 3 лет
Откликнитесь среди первых
Основное направление работы: функциональная верификация отдельных блоков (IP) и всего СнК в сборе на SystemVerilog по методологии UVM; подключение VIP...
Опыт верификации и/или разработки RTL от 3 лет. Знакомство с архитектурой хотя бы одного современного процессора. Уверенный пользователь RTL...